KAIST 연구진, 반도체 5개 수직으로 쌓은 트랜지스터 개발

국내 연구진이 반도체 5개를 수직으로 쌓은 ‘5단 수직 적층 반도체 트랜지스터’를 개발했다.
KAIST 전기및전자공학부 이병현 연구원과 KAIST 나노종합기술원 강민호 연구원 공동 연구진은 실리콘 기반의 5단 수직 적층 반도체 트랜지스터를 만든 뒤 이를 활용해 비휘말성 메모리를 개발했다고 23일 밝혔다.
반도체 트랜지스터는 모든 전자기기의 핵심 구성요소로 꼽힌다. 크기는 작으면서 용량을 높게 만들기 위한 치열한 경쟁이 벌어지고 있다. 최근 10나노미터(㎚·1㎚는 10억분의 1m) 시대에 접어들며 제작 공정의 한계 및 누설전류로 인한 전력소모 문제가 커지고 있다.
연구팀은 전면 게이트 구조(전극이 채널을 감싸는 구조로 가장 진화된 트랜지스터 형태로 불림)의 트랜지스터를 5단으로 쌓아 문제를 해결했다. 5단 적층 실리콘 나노선 채널을 보유한 반도체 트랜지스터는 단일 나노선 기반의 트랜지스터보다 5배의 향상된 성능을 보였다.
이병현 연구원은 “지속적 소형화로 인해 기술적 한계에 부딪힌 반도체 트랜지스터 분야에 새로운 돌파구를 제시할 것”이라며 “비용절감 및 제작 시간 단축, 반도체 트랜지스터의 성능 향상으로 인한 상용화 등에 크게 기여할 것으로 예상된다”고 말했다. 연구결과는 국제 학술지인 ‘나노 레터스’ 6일자에 게재됐다.
[원호섭 기자]